2023 BUAA CO review: P0

课下提交

Q1 P0_L0_CRC(题目编号1119-13)

使用Logisim搭建一个除数为四位，原数据帧为8位的CRC校验码计算电路。具体模块端口定义如下：

信号名	方向	描述
A[7:0]	I	8位原数据帧
B[3:0]	I	4位除数
C[10:0]	O	8位原数据帧 + 3位校验码

文件内模块名：CRC
规定除数的最高位一定为1，不必考虑非1的情况

关于CRC校验码，可以看看这位大佬的总结

由题意，需要进行8次四位模二除法，每次将上一次的余数输出，
拼接一位被除数作为下一次四位模二除法的被除数输入
对于四位模二除法，若被除数最高位为1，则商为1，余数为被除数与除数异或
若最高位为0，则商为0，余数直接等于被除数

CRC

四位模二除法

拼接得到被除数

Q2 P0_L0_GRF(1119-269)

使用logisim搭建一个GRF。GRF中包含32个32位寄存器，分别对应0~31号寄存器，其中0号寄存器读取的结果恒为0。具体模块端口定义如下：

信号名	方向	描述
clk	I	时钟信号
reset	I	复位信号，将32个寄存器中的值全部清零 1: 复位 0: 无效
WE	I	写使能信号 1: 可向GRF中写入数据 0: 不能向GRF中写入数据
A1	I	5位地址输入信号，指定32个寄存器中的一个，将其中储存的数据读出到RD1
A2	I	5位地址输入信号，指定32个寄存器中的一个，将其中储存的数据读出到RD2
A3	I	5位地址输入信号，指定32个寄存器中的一个，作为写入的目标寄存器
WD	I	32位数据输入信号
RD1	O	输出A1指定的寄存器中的32位数据
RD2	O	输出A2指定的寄存器中的32位数据

模块功能定义如下：

序号	功能名称	描述
1	复位	reset信号有效时，所有的寄存器储存的数值清零，其行为与logisim自带部件的reset接口完全相同
2	读数据	读出A1,A2地址对应寄存器中所储存的数据到RD1,RD2
3	写数据	当WE有效且时钟上升沿来临时，将WD写入A3对应的寄存器中

0号寄存器读出的数据在任何时刻都为0
文件内模块名：grf

由题目的要求可知，在根据 $A3$ 的值将数据写入对应寄存器的同时，还需要保持其他寄存器不变

方法一：

32个寄存器，每个输入端口接上对应的Tunnel，Tunnel到一个DMX上
将DMX的Three-state属性设置为Yes，Disabled Output属性设置为Floating。这样，DMX使能时，除选中的输出为输入值外，其余输出均为浮空值（高阻态x）；不使能时，所有输出都为x。而Register在输入端为x时不更新，故满足题目需求。

方法二：

每个寄存器Enable端接上对应的Tunnel，Tunnel到一个Deco上
将Deco的Three-state属性设置为Yes，Disabled Output属性设置为Zero。（Register在Enable端为x时依然会使能）

最后注意0号寄存器，可以不设置输出，也可以设置reset为常量1

GRF

用logisim搭建一个可以导航的Moore型有限状态机，通过输入序列判断是否到达B

题目要求：

只能往东南西北四个方向行走，且若能行走，则每次只能行走一格。若下一步>撞墙，则将hit置高一周期并保持原地不动，等待下一周期再进行运动。（若下一步不会撞墙，则继续行进，hit在此周期置0）

走到B机房后，“到达”信号需要置位，并保持一周期。到达B机房后计小组将会在下一周期回到原点，（下一周期的输入将被忽略掉）等待下下周期的输入，继续测试他的序列。

计小组在时钟上升沿的时候就已经知道自己下一步的方向并且瞬移过去，并且立即做出判断。

端口定义：

信号名	方向	描述
dir[1:0]	I	表示行走的方向 00：向北走 01：向东走 10：向南走 11：向西走
clk	I	时钟信号
reset	I	异步复位信号
arrive	O	是否到达
hit	O	是否撞上墙壁

模块名：navigation

画出状态转移图

然后根据转移表Analyze Circuit即可

只展示 $\tt{main}$ 模块

navigation

Q4 P0_L0_FSM(1119-9)

使用Logisim搭建一个Mealy型有限状态机检测串行输入字符串中的能匹配正则表达式b{1,2}[ac]{2}的子串并输出。具体模块端口定义如下：

信号名	方向	描述
In[1:0]	I	串行方式输入字符串规定 00 表示 ‘a’，01 表示 ‘b’，10 表示 ‘c’，11 表示其他字符
CLR	I	清除置位信号
Z	O	输出是否检测到了与表达式匹配的子串 1：检测到了 0：未检测到

文件内模块名：fsm
注意：每当匹配到一个子串时，需要输出一次1。例如对字符串bacbacac,模块应当在第1个c输入和第2个c输入时输出1,而在其他时刻保持输出为0。
注意：有限状态机的设计是Mealy 型有限状态机。
要求同步复位

定义4个状态：

S0	S1	S2	S3
检测到null	检测到b	检测到bb	检测到b{1,2}[ac]

转移图为：

同步复位方法：

同步复位

fsm

附加题Q1 P0_L1_ftoi(1119-319)

使用Logisim进行组合逻辑设计，要求输入一个16位的单精度浮点数（符合IEEE-754标准），输出该浮点数的整数部分(包含符号)，用32位二进制符号数表示。
IEEE-754 标准中一个半精度16位浮点数的表示方法:

V_{float} = (-1)^S \times M \times 2^E

利用这种浮点数表示方法进行编码后的值可以分为4类，如下图所示

S代表最高位符号位，由sign[15]位编码，规定S=sign
E代表指数，由图中exponent[14:10]域编码，规定补码 $E = exponent - 01111_2$
M代表小数点后的二进制小数位，由图中frac[9:0]域编码，Normalized的情况M永远有一位前导1，因此不占位，相当于1 + frac；而Denormalized的情况frac前面是0，M默认就是frac，即规定

M = \begin{cases}1 + frac, exponent \ne 0(Normalized) \\ frac, exponent = 0(Denormalized)\end{cases}

模块端口定义如下：

信号名	方向	描述
float[15:0]	I	16位半精度浮点数（IEEE-754标准）
int[31:0]	O	该浮点数的整数部分（带符号），用32位符号数的补码来表示，超出表示范围则取低32位。第3类Infinity和第4类NaN为了简化直接输出0即可